哪位了解ddr3走线规则是什么

2024-06-01 13:32:00 (19分钟前 更新) 346 4894

最新回答

一个问题能回答.扇出线肯定算的第二个问题:个人觉得能画等长最好了,我画ddr2和单根的等长线,组内差基本是3mil以内哟,差分对的话,1mil-2mil。反正就是多拖几下,成功概率高了嘛~地址线相差1200mil,这个要看datasheet了吧。一般ddr少地址线直接全部整等长,多的话,是可以再细分小组的,小组内必须登长,组之间的话,看datasheet吧。第三个问题:无所谓,怎么好调整就怎么调整顺便说一下,8个ddr3,8层板,哥,你要逆天啊~牛~我们给汉普画的纯数字板,8个ddr2是10层-12层
一个问题能回答.扇出线肯定算的第二个问题:个人觉得能画等长最好了,我画ddr2和单根的等长线,组内差基本是3mil以内哟,差分对的话,1mil-2mil。反正就是多拖几下,成功概率高了嘛~地址线相差1200mil,这个要看datasheet了吧。一般ddr少地址线直接全部整等长,多的话,是可以再细分小组的,小组内必须登长,组之间的话,看datasheet吧。第三个问题:无所谓,怎么好调整就怎么调整顺便说一下,8个ddr3,8层板,哥,你要逆天啊~牛~我们给汉普画的纯数字板,8个ddr2是10层-12层
crystal85k 2024-06-01
1.   画定布线区域,距PCB板边≤1mm    的区域内,以及安装孔周围1mm    内,禁止布线。
2.   电源线尽可能的宽,不应低于18mil,信号线宽不应低于4mil,cpu出入线不应低于4mil(或6mil),线间距不低于8mil;高密度板可采用4/6mil的线宽/间距,低密度版,尽量采用6/8mil的线宽/间距。信号线间距须遵循3W原则。
3.  正常过孔不低于12mil;高密度板可考虑采用内外径8/12mil以上的过孔,低密度板采用12/24mil以上。
4.  印制板上的走线尽可能短。
5.  线应避免锐角、直角,采用45°走角;板材为FR4的高速板,考虑玻璃纤维的十字编织方式,信号速率达到4GHz时需采用10度走线方式以达到更好的阻抗控制,或者让板长将玻璃基板旋转10度(增加费用,不建议采纳)。
6.每个层的信号线走线方向与相邻板层的走线方向要不同,最好是相邻层信号线为正交方向。
7.  防止信号线在不同层间形成自环。
8.   通常情况下,不允许出现一端浮空的布线。在设计跳线时,跳线两端都应加跳接电阻/电容,而不是只在一端加。
9.电源线、地线的走向最好与数据流向一致,以增强抗噪声能力。
10.  差分信号线,应该成对地走线,尽力使它们平行、靠近一些,并且长短相差不大,尽量少打过孔,必须打孔时,应两线一同打孔。
11.  相同属性的一组总线,应尽量并排走线,做到尽量等长。
12.   在PCB板上的输入端和输出端的导线应尽量避开相邻平行,最好在二线间放有地线,以免发生电路反馈藕合。
13.数字地、模拟地要分开,对低频电路,地应尽量采用单点并联接地;高频电路宜采用多点串联接地。对于数字电路,地线应闭合成环路,以提高抗噪声能力。
14.整块线路板布线、打孔要均匀,避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时,应加辅助线使板面金属线分布基本平衡。
15.低频电路可采用单点并联接地,实际布线可把部分串联后再并联接地,高频电路采用多点串连接地。地线应短而粗,对于高频元件周围可采用栅格大面积地箔,地线应尽量加粗,如果地线是很细的导线,接地电位随电流变化,使抗噪性能降低。
16.同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。
17.多层板在设计层叠结构时要尽量对称并遵循20H原则,各层走线密度和铺铜也要尽量对称,以减少线路板焊接时翘曲并改善EMI。
18.信号线不要跨越电源分割、地分割。信号参考平面要尽量完整。
19.阻抗控制:对于需要阻抗控制的信号线要严格按照计算好的数据布线,并在制板说明中要求板厂做阻抗控制。对于不需要阻抗控制的信号线,也要计算阻抗后布线,养成良好的习惯,一般来讲,单端信号按照50欧姆阻抗布线。双面板中按常规模型计算阻抗,走线线宽太大,很难做到,可采用以下模型计算阻抗:
20.在低频电路中应慎用栅格敷铜。栅格敷铜可有效改善大面积铜皮起泡的问题,但栅格敷铜可以看成是有无数走线组成的,使用栅格敷铜时需要考虑栅格线的电长度与线路板工作频率的关系。电源也应尽量采用敷铜的方式,电源敷铜采用实心敷铜。
1.   画定布线区域,距PCB板边≤1mm    的区域内,以及安装孔周围1mm    内,禁止布线。
2.   电源线尽可能的宽,不应低于18mil,信号线宽不应低于4mil,cpu出入线不应低于4mil(或6mil),线间距不低于8mil;高密度板可采用4/6mil的线宽/间距,低密度版,尽量采用6/8mil的线宽/间距。信号线间距须遵循3W原则。
3.  正常过孔不低于12mil;高密度板可考虑采用内外径8/12mil以上的过孔,低密度板采用12/24mil以上。
4.  印制板上的走线尽可能短。
5.  线应避免锐角、直角,采用45°走角;板材为FR4的高速板,考虑玻璃纤维的十字编织方式,信号速率达到4GHz时需采用10度走线方式以达到更好的阻抗控制,或者让板长将玻璃基板旋转10度(增加费用,不建议采纳)。
6.每个层的信号线走线方向与相邻板层的走线方向要不同,最好是相邻层信号线为正交方向。
7.  防止信号线在不同层间形成自环。
8.   通常情况下,不允许出现一端浮空的布线。在设计跳线时,跳线两端都应加跳接电阻/电容,而不是只在一端加。
9.电源线、地线的走向最好与数据流向一致,以增强抗噪声能力。
10.  差分信号线,应该成对地走线,尽力使它们平行、靠近一些,并且长短相差不大,尽量少打过孔,必须打孔时,应两线一同打孔。
11.  相同属性的一组总线,应尽量并排走线,做到尽量等长。
12.   在PCB板上的输入端和输出端的导线应尽量避开相邻平行,最好在二线间放有地线,以免发生电路反馈藕合。
13.数字地、模拟地要分开,对低频电路,地应尽量采用单点并联接地;高频电路宜采用多点串联接地。对于数字电路,地线应闭合成环路,以提高抗噪声能力。
14.整块线路板布线、打孔要均匀,避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时,应加辅助线使板面金属线分布基本平衡。
15.低频电路可采用单点并联接地,实际布线可把部分串联后再并联接地,高频电路采用多点串连接地。地线应短而粗,对于高频元件周围可采用栅格大面积地箔,地线应尽量加粗,如果地线是很细的导线,接地电位随电流变化,使抗噪性能降低。
16.同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。
17.多层板在设计层叠结构时要尽量对称并遵循20H原则,各层走线密度和铺铜也要尽量对称,以减少线路板焊接时翘曲并改善EMI。
18.信号线不要跨越电源分割、地分割。信号参考平面要尽量完整。
19.阻抗控制:对于需要阻抗控制的信号线要严格按照计算好的数据布线,并在制板说明中要求板厂做阻抗控制。对于不需要阻抗控制的信号线,也要计算阻抗后布线,养成良好的习惯,一般来讲,单端信号按照50欧姆阻抗布线。双面板中按常规模型计算阻抗,走线线宽太大,很难做到,可采用以下模型计算阻抗:
20.在低频电路中应慎用栅格敷铜。栅格敷铜可有效改善大面积铜皮起泡的问题,但栅格敷铜可以看成是有无数走线组成的,使用栅格敷铜时需要考虑栅格线的电长度与线路板工作频率的关系。电源也应尽量采用敷铜的方式,电源敷铜采用实心敷铜。
js紫外线 2024-05-26
TOP  层:信号走线  内一层:地平面层  内二层:电源平面层BOTTOM  层:信号走线  在成本非常敏感的应用方案中,也可以采用二层PCB  板的设计,PCB  分层建议如下:    TOP  层:信号走线和部分电源走线    BOTTOM  层:地平面层和部分电源走线  PCB  设计注意事项:    元器件布局在TOP  层,信号线尽量走TOP  层,滤波小电容可放在BOTTOM  层。    电源管脚用走粗线。    尽量保持BOTTOM  层为一个完整的地平面层。    主芯片出线推荐过孔大小为8mil,  线宽为5mil  。PCB  材料FR-4,PCB  板厚度为1.6  毫米,铜箔厚度为1  盎司,填充介质介电常数4.2。
TOP  层:信号走线  内一层:地平面层  内二层:电源平面层BOTTOM  层:信号走线  在成本非常敏感的应用方案中,也可以采用二层PCB  板的设计,PCB  分层建议如下:    TOP  层:信号走线和部分电源走线    BOTTOM  层:地平面层和部分电源走线  PCB  设计注意事项:    元器件布局在TOP  层,信号线尽量走TOP  层,滤波小电容可放在BOTTOM  层。    电源管脚用走粗线。    尽量保持BOTTOM  层为一个完整的地平面层。    主芯片出线推荐过孔大小为8mil,  线宽为5mil  。PCB  材料FR-4,PCB  板厚度为1.6  毫米,铜箔厚度为1  盎司,填充介质介电常数4.2。
烧仙草AO 2024-05-23
1.考虑BGA可维修性:BGA周边器件5MM禁布,最小3MM。                                            
2.DFM  可靠性:按照相关的工艺要求,布局时器件与器件间满足DFM的间距要求;且考虑元件摆放的美观性。
3.绝对等长是否满足要求,相对长度是否容易实现:布局时需要确认长度限制,及时序要求,留有足够的绕等长空间。
4.滤波电容、上拉电阻的位置等:滤波电容靠近各个PIN放置,储能电容均匀放置在芯片周边(在电源平面路径上);上拉电阻按要求放置(布线长度小于500mil)。
1.考虑BGA可维修性:BGA周边器件5MM禁布,最小3MM。                                            
2.DFM  可靠性:按照相关的工艺要求,布局时器件与器件间满足DFM的间距要求;且考虑元件摆放的美观性。
3.绝对等长是否满足要求,相对长度是否容易实现:布局时需要确认长度限制,及时序要求,留有足够的绕等长空间。
4.滤波电容、上拉电阻的位置等:滤波电容靠近各个PIN放置,储能电容均匀放置在芯片周边(在电源平面路径上);上拉电阻按要求放置(布线长度小于500mil)。
sashimi女神 2024-05-12

扩展回答

热门问答

装修专题

页面运行时间: 0.163733959198 秒